

## **PATENT ABSTRACTS OF JAPAN**

(11) Publication number: 10027435 A

(43) Date of publication of application: 27.01.98

(51) Int. Ci

G11B 20/14 H03L 7/06 H04L 7/033

(21) Application number: 08184428

(22) Date of filing: 15.07.96

(71) Applicant:

**SONY CORP** 

(72) Inventor:

COPYRIGHT: (C)1998,JPO


**FUJIMOTO KENSUKE** 

# (54) REPRODUCING DEVICE AND METHOD

(57) Abstract:

PROBLEM TO BE SOLVED: To operate a digital PLL(phase locked loop) with a system clock.

SOLUTION: An A/D converter 2 outputs the value sampled in synchronization with the system clock from the reproduced signal read out from an optical disk 111 using a readout device 1 to an interpolation circuit 3. The circuit 3 calculates and outputs the value of the reproduced signal (interpolated value) at the time when the phase of a PLL clock phase signal from a PLL clock phase signal generator 7 is zero from the sampling value by linear interpolation. A binarizing circuit 4 binarizes the interpolated value to output to a reproducing circuit in the later stage. A phase error detecting circuit 5 detects the zero-cross of the interpolated value and calculates the phase error signal in accordance with the time to output to the PLL clock phase signal generator 7 through a loop filter 6. The signal generator 7 generates a PLL clock phase signal corresponding to the phase error signal to supply to the interpolation circuit 3.



# THIS PAGE BLANK (USPTO)

(19) 日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平10-27435

(43)公開日 平成10年(1998) 1月27日

(51) Int.Cl. <sup>6</sup>	識別記号	庁内整理番号	FI		技術表示箇所
G11B 20/14	351	9463-5D	G11B 20/14	351A	
H 0 3 L 7/06			H03L 7/06	Α	
H 0 4 L 7/033			H 0 4 L 7/02	В	

### 審査請求 未請求 請求項の数4 OL (全 12 頁)


(21)出願番号	特願平8-184428	(71)出願人 000002185		
	•	ソニー株式会社	t	
(22)出願日	平成8年(1996)7月15日	東京都品川区:	化品川6丁目7番35号	
		(72)発明者 藤本 健介		
		東京都品川区	化品川6丁目7番35号	ソニ
		一株式会社内		-
		(74)代理人 弁理士 稲本	<b>發雄</b>	
	•			

# (54) 【発明の名称】 再生装置および方法

# (57)【要約】

【課題】 システムクロックで、デジタルPLLを動作 させる。

【解決手段】 A/Dコンバータ2は、読み取り装置1で光ディスク111より読み出された再生信号から、システムクロックに同期してサンプリングされた値を補間回路3に出力する。補間回路3は、PLLクロック位相信号発生器7からのPLLクロック位相信号の位相がゼロであるときの再生信号の値(補間値)を、サンプリング値より線形補間で算出し、出力する。2値化回路4は、その補間値を2値化し、後段の再生回路に出力する。位相誤差検出回路5は、その補間値のゼロクロスを検出し、その時刻に応じて位相誤差信号を算出し、ループフィルタ6を介してPLLクロック位相信号発生器7は、位相誤差信号に対応したPLLクロック位相信号を生成し、補間回路3に供給する。



#### 【特許請求の範囲】

【請求項1】 所定の信号を第1のクロック信号に同期 してサンプリングして生成された値から、第2のクロッ ク信号の所定の位相における、前記所定の信号の補間値 を算出する補間値算出部と、

前記補間値の位相誤差を算出する位相誤差算出部と、 前記位相誤差に応じてクロック周波数を調整しながら前 記第2のクロック信号を生成するクロック信号生成部と を備える再生装置において、

前記補間値算出部は、第1の時刻および第2の時刻に連続してサンプリングされた2つの値から、前記第2のクロック信号の前記所定の位相に対応する第3の時刻における前記補間値を、線形補間で算出することを特徴とする再生装置。

【請求項2】 所定の信号を第1のクロック信号に同期 してサンプリングして生成された値から、第2のクロッ ク信号の所定の位相における、前記所定の信号の補間値 を算出し、

前記補間値の位相誤差を算出し、

前記位相誤差に応じてクロック周波数を調整しながら前 記第2のクロック信号を生成する再生方法において、 連続してサンプリングされた2つの値から、その2つの 値がサンプリングされた第1の時刻および第2の時刻 と、第2のクロック信号の前記所定の位相に対応する第 3の時刻の関係に対応して、前記第3の時刻における前 記補間値を、線形補間で算出することを特徴とする再生 方法。

【請求項3】 所定の信号を第1のクロック信号に同期 してサンプリングして生成された値から、第2のクロッ ク信号の所定の位相における、前記所定の信号の補間値 を算出する補間値算出部と、

前記補間値の位相誤差を算出する位相誤差算出部と、 前記第1のクロック信号に同期して、前記位相誤差に応 じてクロック周波数を調整しながら前記第2のクロック 信号を生成するクロック信号生成部とを備える再生装置 において、

前記クロック信号生成部は、前回算出した前記第2のクロック信号の値と、第1の定数との和を算出し、その和が第2の定数以下である場合は、その和を前記第2のクロック信号の値とし、その和が前記第2の定数より大きい場合は、その和から前記第2の定数を減算した値を前記第2のクロック信号の値とすることを特徴とする再生装置。

【請求項4】 所定の信号を第1のクロック信号に同期 してサンプリングして生成された値から、第2のクロッ ク信号の所定の位相における、前記所定の信号の補間値 を算出し、

前記補間値の位相誤差を算出し、

前記第1のクロック信号に同期して、前記位相誤差に応 じてクロック周波数を調整しながら前記第2のクロック 信号を生成する再生方法において、

前回算出した前記第2のクロック信号の値と、第1の定数との和を算出し、その和が第2の定数以下である場合は、その和を前記第2のクロック信号の値とし、その和が前記第2の定数より大きい場合は、その和から前記第2の定数を減算した値を前記第2のクロック信号の値とすることを特徴とする再生方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、再生装置および方法に関し、特に、第1のクロック信号に同期して、位相誤差に応じてクロック周波数を調整しながら第2のクロック信号を生成し、所定の信号を第1のクロック信号に同期してサンプリングして生成された値から、第2のクロック信号の所定の位相における補間値を算出する再生装置および方法に関する。

[0002]

【従来の技術】コンパクトディスクなどに代表されるデ ジタルデータを保持する記録媒体が広く普及している。

【0003】このような記録媒体である光ディスク、光磁気ディスクなどに記録されているデジタルデータを再生する場合、ディスクから検出した信号よりクロック信号を抽出し、そのクロック信号に同期して、検出した信号からデジタルデータを再生する自己同期を利用することが多い。

【0004】このような自己同期においては、検出した 信号からPLL (Phase Locked Loop) 回路でクロック 信号を抽出する。

【0005】<u>図11</u>は、アナログ方式のPLL回路を有する従来の再生装置の一構成例を示している。

【0006】読み取り装置101は、コンパクトディスクなどの光ディスク111にレーザ光を照射し、光ディスク111で反射したレーザ光(戻り光)を受光し、受光した戻り光の光量に対応する電気信号(再生信号)を波形整形器102に出力するようになされている。

【0007】波形整形器102は、読み取り装置101 より供給された再生信号を2値化し、2値化した信号 を、再生信号としてラッチ回路103およびアナログP LL回路104に出力するようになされている。

【0008】アナログPLL回路104は、波形整形器102より供給された再生信号からクロック信号を抽出し、その信号をラッチ回路103に出力するようになされている。この再生信号においては、所定のビット間隔下の整数倍の間隔(光ディスク111に記録されているデータに対応する)で、その値(0または1)が変化する。従って、アナログPLL回路104は、この間隔から、ビット間隔下を抽出し、このビット間隔下に対応した周期のクロック信号を発生する。

【0009】 このアナログPLL回路104においては、位相比較器121は、波形整形器102より供給さ

れた再生信号と、電圧制御発振器(VCO)123により発振されたクロック信号(PLLクロック信号)との位相誤差を算出し、その位相誤差をループフィルタ122に出力し、ループフィルタ122は、位相比較器121より供給された位相誤差の不要な周波数帯域の成分(高周波成分)を除去した後、処理された位相誤差をVCO123に出力する。

【0010】VCO123は、ループフィルタ122より供給された信号の電圧値に応じて、波形整形器102より供給された再生信号に対する位相誤差がなくなるように、発振周波数を調整しながらクロック信号を発振し、そのクロック信号を位相比較器121およびラッチ回路103に出力する。

【0011】このようにして、アナログPLL回路104は、再生信号に同期したクロック信号を生成する。

【0012】ラッチ回路103は、アナログPLL回路 104より供給されたクロック信号に同期して、波形整 形回路102より供給された再生信号を、後段の再生回 路(図示せず)に出力するようになされている。

【0013】しかしながら、アナログ回路であるPLL回路104は、環境変化、経時変化、部品のばらつきなどの影響を受けやすいという問題を有している。また、アナログ回路であるため、高集積化が困難であるという問題を有している。

【0014】そこで、そのような問題を解決する、デジタル化されたPLL回路が開発されている。

【0015】<u>図12</u>は、デジタルPLL回路の一構成例を示している。

【0016】デジタルPLL回路では、デジタル化された位相比較器141およびループフィルタ142が利用されるとともに、VCOの代わりに、可変周波数発振器(VFO)143が利用される。このVFO143は、ループフィルタ142を介して供給された位相誤差(デジタル値)に応じて、所定の周波数の発振信号に対して、バルスの付加または除去を行うことにより周波数を調整する。あるいは、VFO143は、ループフィルタ142を介して供給された位相誤差に応じて、発振周波数の異なる2つの内蔵する発振器を切り換えて使用し、発振周波数を調整する。

【0017】位相誤差に応じて滑らかに発振周波数を調整する場合、VFO143は、出力する信号の周波数に対して数倍の周波数の信号を、位相誤差に応じて発振周波数の調整を行いながら出力し、分周器144が、その信号を分周した後、出力信号(クロック信号)を位相比較器141に供給するとともに、後段の回路(図示せず)に出力している。

#### [0018]

【発明が解決しようとする課題】しかしながら、データの処理速度が速い装置や高転送速度を有する装置においては、クロック信号の周波数が高く、そのクロック信号

の周波数のさらに数倍の周波数の信号を発振するVFO を実現することは困難であり、実現した場合においても、コストが高いという問題を有している。

【0019】あるいは、再生信号をA/D (アナログ/デジタル)変換して、デジタルデータとして所謂コンピュータに入力し、ソフトウェア的に仮想的なPLL動作を行うことも考えられるが、動作速度が遅いため、高速な処理を必要とする装置に利用することは困難である。

【0020】本発明は、このような状況に鑑みてなされたもので、第1のクロック信号に同期して、位相誤差に応じてクロック周波数を調整しながら第2のクロック信号を生成し、所定の信号を第1のクロック信号に同期してサンプリングして生成された値から、第2のクロック信号の所定の位相における補間値を算出するようにして、デジタル回路を利用して、再生信号を自己同期させることができるようにするものである。

#### [0021]

【課題を解決するための手段】請求項1に記載の再生装置は、第1の時刻および第2の時刻に連続してサンプリングされた2つの値から、第2のクロック信号の所定の位相に対応する第3の時刻における補間値を、線形補間で算出する補間値算出部を備えることを特徴とする。

【0022】請求項2に記載の再生方法は、連続してサンプリングされた2つの値から、その2つの値がサンプリングされた第1の時刻および第2の時刻と、第2のクロック信号の所定の位相に対応する第3の時刻の関係に対応して、第3の時刻における補間値を、線形補間で算出することを特徴とする。

【0023】請求項3に記載の再生装置は、前回算出した第2のクロック信号の値と、第1の定数との和を算出し、その和が第2の定数以下である場合は、その和を第2のクロック信号の値とし、その和が第2の定数より大きい場合は、その和から第2の定数を減算した値を第2のクロック信号の値とするクロック信号生成部を備えることを特徴とする。

【0024】請求項4に記載の再生方法は、前回算出した第2のクロック信号の値と、第1の定数との和を算出し、その和が第2の定数以下である場合は、その和を第2のクロック信号の値とし、その和が第2の定数より大きい場合は、その和から第2の定数を減算した値を第2のクロック信号の値とすることを特徴とする。

【0025】請求項1に記載の再生装置においては、補間値算出部は、第1の時刻および第2の時刻に連続してサンプリングされた2つの値から、第2のクロック信号の所定の位相に対応する第3の時刻における補間値を、線形補間で算出する。

【0026】請求項2に記載の再生方法においては、連続してサンプリングされた2つの値から、その2つの値がサンプリングされた第1の時刻および第2の時刻と、第2のクロック信号の所定の位相に対応する第3の時刻

の関係に対応して、第3の時刻における補間値を、線形 補間で算出する。

【0027】請求項3に記載の再生装置においては、クロック信号生成部は、前回算出した第2のクロック信号の値と、第1の定数との和を算出し、その和が第2の定数以下である場合は、その和を第2のクロック信号の値とし、その和が第2の定数より大きい場合は、その和から第2の定数を減算した値を第2のクロック信号の値とする。

【0028】請求項4に記載の再生方法においては、前回算出した第2のクロック信号の値と、第1の定数との和を算出し、その和が第2の定数以下である場合は、その和を第2のクロック信号の値とし、その和が第2の定数より大きい場合は、その和から第2の定数を減算した値を第2のクロック信号の値とする。

#### [0029]

【発明の実施の形態】<u>図1</u>は、本発明の再生装置の一実施例の構成例を示している。

【0030】読み取り装置1は、コンパクトディスクなどの光ディスク111にレーザ光を照射し、光ディスク111で反射したレーザ光(戻り光)を受光し、受光した戻り光の光量に対応する電気信号(再生信号)をA/Dコンバータ2に出力するようになされている。

【0031】A/Dコンバータ2は、読み取り装置1より供給された再生信号から、システムクロック(第1のクロック信号)に同期してサンプリングした値(所定のビット数のデジタル値)を補間回路3(補間値算出部)に出力するようになされている。

【0032】補間回路3は、システムクロックで動作し、PLLクロック位相信号発生器7(クロック信号生成部)よりシステムクロックに同期して供給されたPLLクロック位相信号(第2のクロック信号)の値に応じて、PLLクロック位相信号の位相がゼロであるときの再生信号の値(補間値)を、A/Dコンパータ2より供給されたサンプリング値から線形補間で算出し、その補間値(所定のビット数のデジタル値)を2値化回路4および位相誤差検出回路5(位相誤差算出部)に出力するようになされている。

【0033】2値化回路4は、システムクロックで動作し、補間回路3より供給された再生信号の補間値を2値化し(「0」または「1」に変換し)、その2値化後のデータを後段の再生回路(図示せず)に出力するようになされている。

【0034】位相誤差検出回路5は、システムクロックで動作し、補間回路3より供給された補間値の、正から負、あるいは、負から正への変化(ゼロクロス)を検出し、そのゼロクロスの時刻に応じて位相誤差信号をループフィルタ6に出力するようになされている。

【0035】ループフィルタ6は、システムクロックで動作し、位相誤差検出回路5より供給された位相誤差信

号の高周波成分を抑制した後、PLLクロック位相信号 発生器7に出力するようになされている。

【0036】PLLクロック位相信号発生器では、システムクロックで動作し、ループフィルタ6より供給された位相誤差信号(高周波成分を抑制したもの)に対応して、鋸波であるPLLクロック位相信号を生成し、そのPLLクロック位相信号を補間回路3に供給するようになされている。

【0037】図2は、補間回路3の一構成例を示している。遅延素子21は、A/Dコンバータ2により時刻tにサンプリングされたサンプリング値Siを、次のシステムクロックまで保持し、次のシステムクロックで乗算器22に出力するようになされている。

【0038】乗算器22は、ゼロクロス検出回路28からイネーブル信号が供給されたとき、遅延素子21より供給された、時刻 $t_{in}$ (時刻 $t_{in}$ から1システムクロック前の時刻)のサンプリング値 $S_{in}$ と、PLLクロック位相信号発生器7より供給されたPLLクロック位相信号の値 $P_{in}$ の積( $S_{in}$ × $P_{in}$ )を算出し、その積を加算器23に出力するようになされている。

【0039】加算器(減算器)24は、PLLクロック 位相信号発生器7より供給されたPLLクロック位相信 号の値Piと定数A(第1の定数)(後述)の差(A---Pi)を計算し、その計算結果を乗算器25に出力する ようになされている。

【0041】加算器23は、乗算器22より供給された値(Sn×Pn)と、乗算器25より供給された値(Sn×(A-Pn))の和(Sn×Pn+Sn×(A-Pn))を計算し、その計算結果をラッチ回路26に出力するようになされている。

【0042】遅延素子27は、PLLクロック位相信号発生器7より供給された、時刻t.におけるPLLクロック位相信号Pの値P.を、次のシステムクロックまで保持し、次のシステムクロックでゼロクロス検出回路28に出力するようになされている。

【0043】ゼロクロス検出回路28は、遅延素子27より供給された、時刻timのPLLクロック位相信号Pの値Pinと、PLLクロック位相信号発生器7より供給された、時刻timおけるPLLクロック位相信号Pの値Piの差(Pi-Pi)を計算し、この差が負であるか否かを判断し、負であると判断した場合、PLLクロック位相信号にゼロクロスが発生した(PLLクロック位相信号Pの位相が、時刻tin乃至時刻tiの間で一旦ゼロになった)と判断し、乗算器22,25および

ラッチ回路26にイネーブル信号を出力するようになされている。

【0044】ラッチ回路26は、記憶素子を内蔵し、ゼロクロス検出回路28によりイネーブル信号が供給されたとき、その記憶素子が記憶している値を、加算器23より供給された値で更新するとともに、記憶素子に記憶されている値を再生信号の補間値Lにとして、2値化回路4および位相誤差検出回路5に出力するようになされている。

【0045】図3は、位相誤差検出回路5の一構成例を示している。遅延素子41は、補間回路3より供給された補間値Liを、1システムクロックの期間だけ保持し、次のシステムクロックで位相誤差算出回路42およびゼロクロス検出回路43に出力するようになされている

【0046】ゼロクロス検出回路43は、遅延素子41 より供給された1システムクロック前の補間値L いと、補間回路3より供給された補間値Lから、再生 信号の補間値にゼロクロスが発生したか否かを判断するようになされている。

【0047】ゼロクロス検出回路43は、Linが正であり、かつ、Liが負であるか否かを判断し、Linが正であり、かつ、Liが負であると判断した場合、補間値に立ち下がりのゼロクロスが発生したと判断し、それに対応する信号を位相誤差算出回路42に供給するとともに、Linが負であり、かつ、Liが正であるか否かを判断し、Linが負であり、かつ、Liが正である場合、補間値に立ち上がりのゼロクロスが発生したと判断し、それに対応する信号を位相誤差算出回路42に供給するようになされている。

【0048】位相誤差算出回路42は、ゼロクロス検出 回路43より供給される信号に応じて、遅延素子41よ り供給された1システムクロック前の補間値Linと、 補間回路3より供給された補間値Linから、位相誤差信 号を算出し、ループフィルタ6に出力するようになされ ている。

【0049】位相誤差算出回路42は、立ち上がりのゼロクロスに対応する信号が供給された場合、補間値Linと補間値Liの和(Lin+Li)を計算し、その和を位相誤差信号として、ループフィルタ6に出力するようになされている。

【0050】位相誤差算出回路42は、立ち下がりのゼロクロスに対応する信号が供給された場合、補間値Linと補間値Linの和に一1を乗じた値(一(上+Li))を計算し、その値を位相誤差信号として、ループフィルタ6に出力するようになされている。

【0051】図4は、PLLクロック位相信号発生器7の一構成例を示している。位相レジスタ上限値算出回路61は、システムクロックに従って動作し、ループフィルタ6を介して供給された位相誤差信号の値に応じて、

PLLクロック位相レジスタ67に保持される値の上限値X(第2の定数)を算出し、その上限値Xを加算器(減算器)62および比較器63に出力するようになされている。

【0052】定数発生回路64は、所定の定数Aを発生し、その信号を加算器65および補間回路3に出力するようになされている。

【0053】加算器65は、定数発生回路64より供給された定数Aと、PLLクロック位相レジスタ67より供給されたPLLクロック位相信号Piの和(Pi+A)を計算し、その計算結果を加算器62、比較器63、および、切替回路66に出力するようになされている。【0054】加算器62は、加算器65より供給された値(Pi+A)と、位相レジスタ上限値算出回路61より供給された上限値Xの差(Pi+A—X)を計算し、その計算結果を切替回路66に出力するようになされている。

【0055】比較器63は、加算器65より供給された値(P+A)と、位相レジスタ上限値算出回路61より供給された上限値Xの差(P+A-X)を計算するようになされている。

【0056】比較器63はまた、計算された値(P:+A-X)が正であるか否かを判断し、計算された値(P:+A-X)が正であると判断した場合(即ち、(P+A)>Xである場合)、第1の制御信号を切替回路66に供給する。一方、計算された値(P:+A-X)がゼロ以下であると判断した場合(即ち、(P:+A) $\leq$ Xである場合)、第2の制御信号を切替回路66に供給するようになされている。

【0057】 切替回路66は、第1の制御信号が供給された場合(即ち、( $P_i+A$ )>Xである場合)、加算器62より供給された値( $P_i+A-X$ )をPLLクロック位相レジスタ67に出力し、第2の制御信号が供給された場合(即ち、( $P_i+A$ )  $\leq X$ である場合)、加算器65より供給された値( $P_i+A$ )をPLLクロック位相レジスタ67に出力するようになされている。【0058】 PLLクロック位相レジスタ67は、シス

【0058】PLLクロック位相レジスク67は、ジステムクロックに従って動作し、切替回路66より供給された値((Pi+A) または (Pi+A—X))を、内蔵する記憶素子で記憶し、その値をPLLクロック位相信号の値Piとして、加算器65および補間回路3に出力するようになされている。

【0059】以上のように、このPLLクロック位相信号発生器7は、システムクロックに従って動作し、PLLクロック位相信号Piの値を、1システムクロック毎に定数Aだけ増加していき、増加した値(Pi+A)が上限値Xを超える場合、その増加した値(Pi+A)から上限値Xを減算する(Pi+A—X)。

【0060】このようにして、<u>図5</u>に示すように、PL Lクロック位相信号発生器7は、最大振幅がXであり、 傾きが $A/\Delta$ t ( $\Delta$ t はシステムクロックの周期) である鋸波のPLLクロック位相信号Pの、各システムクロックにおける値P1を算出する。

【0061】次に、本実施例におけるPLL動作について説明する。

【0062】最初に、位相誤差検出回路5において、ゼロクロス検出回路43は、1システムクロック前の再生信号の補間値Linと、補間値Liを受け取り、Linが負であり、かつ、Liが正であるか否かを判断し、Linが負であり、かつ、Liが正である場合、補間値に立ち上がりのゼロクロスが発生したと判断し、それに対応する信号を位相誤差算出回路42に供給する。

【0063】立ち上がりのゼロクロスに対応する信号が 供給されると、位相誤差算出回路42は、1システムクロック前の補間値Linと補間値Linの和(Lin+Li) を計算し、その和を位相誤差信号として、ループフィルタ6に出力する。

【0064】図6(a)は、立ち上がりのゼロクロスが 検出されたときの補間値 $L_{in}$ 、 $L_{i}$ の値と位相誤差信号  $\Delta\theta$ の値の関係を示している。補間値 $L_{in}$ の絶対値が、 補間値 $L_{in}$ の絶対値より大きい場合、 $\Delta\theta$ の値は、正 となる。これに対して、補間値 $L_{in}$ の絶対値が、補間値  $L_{in}$ の絶対値より小さい場合、 $\Delta\theta$ の値は、負とな る。

【0065】一方、ゼロクロス検出回路43は、Li-1が正であり、かつ、Liが負であるか否かを判断し、Li-1が正であり、かつ、Liが負であると判断した場合、補間値に立ち下がりのゼロクロスが発生したと判断し、それに対応する信号を位相誤差算出回路42に供給する。

【0066】立ち下がりのゼロクロスに対応する信号が 供給されると、位相誤差算出回路42は、1システムクロック前の補間値Linと補間値Liの和に—1を乗じた 値(--(Lin+Lin))を計算し、その値を位相誤差信 号として、ループフィルタ6に出力する。

【0068】なお、補間値Linおよび補間値Liが同符号である場合、ゼロクロスは発生していないので、ゼロクロス検出回路43は、位相度誤差算出回路42は、特に何も出力しない。そして、位相誤差算出回路42は、ゼロクロス検出回路43によりゼロクロスに対応する信号が供給されなかった場合、位相誤差信号として、ゼロをループフィルタ6に出力する。

【0069】<u>図6</u>に示すように、立ち上がりのゼロクロスおよび立ち下がりのゼロクロスのいずれの場合におい

ても、時刻tinの補間値Linと時刻tinの補間値Liで 線形補間した値Lが0になる時刻が、時刻tinと時刻 tiの中点より小さい場合、ループフィルタ6に正の位 相誤差信号が供給され、値Lが0になる時刻が、時刻tinと時刻tiの中点より大きい場合、ループフィルタ6 に負の位相誤差信号が供給される。

【0070】なお、位相誤差検出回路5には、PLLクロック位相信号発生器7により生成されたPLLクロック位相信号は直接供給されないが、PLLクロック位相信号にゼロクロスが発生しないときは、位相誤差検出回路5に供給される再生信号の補間値が更新されないので、位相誤差検出回路5は、位相誤差信号としてゼロをループフィルタに出力することになり、間接的に、PLLクロック位相信号を反映するように動作している。

【0071】次に、ループフィルタ6は、位相誤差信号の高周波成分を抑制し、PLLクロック位相信号発生器7に出力する。このようにして、ループフィルタ6は、PLLにおいて高域で位相が大きく遅れて正帰還がかからないようにするとともに、再生信号に含まれている符号間干渉の成分や雑音を低減させている。

【0072】そして、PLLクロック位相信号発生器7において、位相レジスタ上限値算出回路61は、ループフィルタ6を介して供給された位相誤差信号の値に応じて、PLLクロック位相レジスタ67に保持される値の上限値Xを算出し、その上限値Xを加算器(減算器)62および比較器63に出力する。

【0073】比較器63は、加算器65より供給された値(Pi+A)と、位相レジスタ上限値算出回路61より供給された上限値Xとの差(Pi+A—X)を計算し、値(Pi+A—X)が正であるか否かを判断し、値(Pi+A—X)が正であると判断した場合(即ち、(Pi+A)>Xである場合)、切替回路66を制御し、加算器62により算出された値(Pi+A—X)を

【0074】一方、計算された値( $P_1+A$ —X)がゼロ以下であると判断した場合(即ち、  $(P_1+A) \le X$ である場合)、比較器 63は、切替回路 66を制御し、加算器 65により算出された値( $P_1+A$ )をPLLクロック位相レジスタ 67に記憶させる。

PLLクロック位相レジスタ67に記憶させる。

【0075】PLLクロック位相レジスタ67は、切替回路66からの値を、内蔵する記憶素子において保持するとともに、その値をPLLクロック位相信号の値Pにとして補間回路3に出力する。

【0076】このようにして、PLLクロック位相信号発生器7は、図5に示すような鋸波であるPLLクロック位相信号Pの、各システムクロックにおける値Pを算出し、補間回路3に出力する。そして、PLLクロック位相信号発生器7は、上限値Xを位相誤差信号に応じて調整することにより、仮想的な鋸波であるPLLクロック位相信号Pの周波数を調整している。

【0077】次に、補間回路3は、時刻 tin(第1の時刻)および時刻 ti(第2の時刻)における、2つの連続するPLLクロック位相信号の値Pin、Piから、仮想的なPLLクロック位相信号Pの位相がゼロである(仮想的なPLLクロック位相信号の値が0である)(ゼロクロスが発生した)時刻(第3の時刻)を算出し、ゼロクロスが発生した時刻における再生信号の値を、A/Dコンバータ2からのサンプル値Sin、Siから線形補間で算出する。

【0078】仮想的なPLLクロック位相信号Pにゼロクロスが発生した時刻を t.とすると、<u>図7</u>に示すように、PLLクロック位相信号P(鋸波)の傾きが一定であるので、(ti—ti) と(ti—ti) に(ti—ti) と、Piと(A—P) の比(Pi:(A—P)) は同一である。

【0079】また、サンプリング値Si-i, Siから補間値Li'を線形補間で算出するので、(ti-ti)と(ti-ti)の比((ti-ti):(ti-ti))と、(Si-Li')と(Li'-Si)の比((Si-Li'):(Li'-Si))は同一である。
【0080】従って、(Si-Li')と(Li'-Si)の比((Si-Li'):(Li'-Si))と、Piと(A-P)の比(Pi:(A-P))は、同

(S:-L') / (L', -Si) = Pi/ (A-P) 【0081】この式を書き直すと、再生信号の補間値Li'は、次のようになる。

一であり、次式で表すことができる。

Li' = (S<sub>11</sub>×P<sub>1</sub>+S<sub>1</sub>× (A一P)) /A 【0082】補間回路3においては、この式の分子(S<sub>11</sub>×P<sub>1</sub>+S<sub>1</sub>× (A一P)) を、遅延素子21、乗算器22、加算器23,24、および、乗算器25で算出する

【0083】まず、ゼロクロス検出回路28は、1システムクロック前(時刻 til)のPLLクロック位相信号Piloを(Pilok)を計算し、この差が負であるか否かを判断し、負であると判断した場合、PLLクロック位相信号にゼロクロスが発生したと判断し、乗算器22、25およびラッチ回路26にイネーブル信号を出力する。

【0084】ゼロクロス検出回路28からイネーブル信号が供給されると、乗算器22は、遅延素子21より供給されたサンプリング値Sinと、PLLクロック位相信号の値Piの積(Sin×Pi)を算出し、その積を加算器23に出力し、乗算器25は、A/Dコンバータ22より供給されたサンプリング値Siと、加算器24より供給された値(A-P)の積(Si×(A-P))を算出し、その積を加算器23に出力する。

【0085】加算器23は、乗算器22より供給された値(S:1×Pi)と、乗算器23より供給された値(S

(A一P) ) の和 (S<sub>in</sub>×P<sub>i</sub>+S<sub>i</sub>× (A一P<sub>i</sub>)) を計算し、その計算結果をラッチ回路26に出力する。

【0086】そして、ラッチ回路26は、加算器23より供給された値で、内蔵する記憶素子に保持している値を更新し、その値を補間値Lとして、2値化回路4および位相誤差検出回路5に出力する。

【0087】図8は、ラッチ回路26より出力される補

間値しの一例を示している。時刻tiにおいてPLLク ロック位相信号発生器7から供給されたPLLクロック 位相信号Pの値P(図中の×印)と時刻tinに供給さ れた値Pinに応じて、時刻 tin乃至時刻 tiにおいて PLLクロック位相信号Pにゼロクロスが発生した場 合、補間回路3は、補間値を更新し、時刻 t i-1乃至時 刻tiにおいてPLLクロック位相信号Pにゼロクロス が発生しなかった場合は、補間値を更新しない。 【0088】 このように、補間回路3は、値(Sn× Pi+Si× (A一P) ) を補間値Li (Li= (Sia× P<sub>1</sub>+S<sub>1</sub>× (A-P<sub>1</sub>)))として算出し、後段の2値 化回路4および位相誤差検出回路5に出力する。そし て、2値化回路4は、定数Aに対応するビット数だけ補 間値しをビットシフトさせることにより、本来の補間 値L:' (=L:/A) を算出し、その値に対して 2値化 処理を行うようにしている。

【0089】このようにすることにより、定数Aの割算を行う演算回路を設ける必要がなくなり、コストを低減することができる。

【0090】なお、PLLクロック位相信号にゼロクロスが発生しなかったと判断した場合、ゼロクロス検出回路28は、乗算器22、25およびラッチ回路26にイネーブル信号を出力しないので、ラッチ回路26は、1クロック前の補間値をそのまま出力する。2値化回路4は、ゼロクロス検出回路28からのイネーブル信号に同期して処理を行うので、ラッチ回路26が1クロック前の補間値をそのまま出力しても(即ち、2クロックの間、同じ値を出力しても)、同じ補間値を2度処理する

【0091】以上のようにして、本実施例においては、位相誤差検出回路5は、再生信号の補間値のゼロクロスの、システムクロックの中点からのずれ(位相誤差)を検出し、PLLクロック位相信号発生器7は、そのずれに対応して、仮想的なPLLクロック位相信号Pの周波数を調整することで、補間値を算出するタイミング(Pの位相がゼロであるとき)を調整して、再生信号の補間値のゼロクロスを、システムクロックの中点に近づける。

【0092】このように再生信号の補間値のゼロクロスをシステムクロックの中点に近づけることにより、符号間干渉や雑音などに起因して再生信号の補間値のゼロクロスが多少ずれていても、2値化回路4により正確に2

値化処理を行うことができる。

【0093】なお、上記実施例においては、補間回路3などのPLLを構成する各回路は、すべて、システムクロックに同期して動作するので、高速な処理を行う場合においても、システムクロックより高いクロック周波数で動作する回路を必要とせず、安価で装置を実現することができる。

【0094】次に、本発明の再生装置の他の実施例について説明する。

【0095】この実施例は、上述の実施例の補間回路3 およびPLLクロック位相信号発生器7の構成を変更し たものであるので、補間回路3およびPLLクロック位 相信号発生器7だけの説明を行い、他の構成要素の説明 は省略する。

【0096】図9は、本実施例のPLLクロック位相信号発生器7の一構成例を示している。このPLLクロック位相信号発生器7においては、遅延素子68は、比較器63からの出力を1システムクロックの期間だけ保持した後、その値をイネーブル信号として補間回路3および2値化回路4に出力するようになされている(時刻tin乃至時刻tiにおいてPLLクロック位相信号Pにゼロクロスが発生した場合、比較器63が、時刻tiにおいてP:+Aを演算すると、その値が上限値Xを超えるので、比較器63の出力を上述の実施例におけるイネーブル信号として利用することができる)。

【0097】なお、PLLクロック位相信号発生器7の他の構成要素は、上述の実施例と同様であるので、その説明を省略する。

【0098】図10は、本実施例の補間回路3の一構成例を示している。この補間回路3においては、上述の実施例の補間回路3の遅延素子27およびゼロクロス検出回路28により生成していたイネーブル信号の代わりに、PLLクロック位相信号発生器7より供給されたイネーブル信号を利用することにより、上述の実施例の遅延素子27およびゼロクロス検出回路28を不要としている。

【0099】なお、補間回路3の他の構成要素は、上述の実施例と同様であるので、その説明を省略する。

【0100】このようにすることにより、PLLクロック位相信号発生器7に遅延素子68が必要となるが、補間回路3の遅延素子27およびゼロクロス検出回路28を設ける必要がなくなるので、装置の部品数が少なくなるとともに、回路を簡単にすることができる。

【0101】なお、上記実施例の位相誤差検出回路5は、補間値のゼロクロスの時刻として線形補間で得られる値を利用しているが、より高次の補間を利用して得られるゼロクロスの時刻を利用してもよい。

# [0102]

【発明の効果】以上のごとく、請求項1に記載の再生装置および請求項2に記載の再生方法によれば、連続して

サンプリングされた2つの値から、その2つの値がサンプリングされた第1の時刻および第2の時刻と、第2のクロック信号の所定の位相に対応する第3の時刻の関係に対応して、第3の時刻における補間値を、線形補間で算出するようにしたので、システムクロックより高いクロック周波数で動作する回路を必要とせずにデジタルPLLを実現することができる。

【0103】請求項3に記載の再生装置および請求項4に記載の再生方法によれば、前回算出した第2のクロック信号の値と、第1の定数との和を算出し、その和が第2の定数以下である場合は、その和を第2のクロック信号の値とし、その和が第2の定数より大きい場合は、その和から第2の定数を減算した値を第2のクロック信号の値とするようにしたので、PLLにおいて発振される仮想的なアナログのクロック信号をシステムクロックに同期した信号で表現することができる。また、第1の定数を所定の値(2のべき乗)に設定することにより、補正回路における除算回路を不要にすることができる。

【<u>図1</u>】本発明の再生装置の一実施例の構成を示すプロック図である。

【図面の簡単な説明】

【<u>図2</u>】<u>図1</u>の補間回路3の構成例を示すプロック図である。

【<u>図3</u>】<u>図1</u>の位相誤差検出回路5の構成例を示すプロック図である。

【<u>図4</u>】<u>図1</u>のPLLクロック位相信号発生器7の構成例を示すプロック図である。

【<u>図 5</u>】 P L L クロック位相信号 P の一例を示す図である。

【<u>図 7</u>】 再生信号の補間値の算出について説明する図である。

【図8】再生信号の一例を示す図である。

【<u>図9</u>】本発明の他の実施例のPLLクロック位相信号 発生器7の構成例を示すプロック図である。

【<u>図10</u>】本発明の他の実施例の補間回路3の構成例を示すプロック図である。

【図<u>11</u>】従来の再生装置の一構成例を示すブロック図である。

【図12】デジタルPLL回路の一構成例を示すブロック図である。

# 【符号の説明】

1 読み取り装置, 2 A/Dコンバータ, 3 補 間回路, 4 2値化回路, 5 位相誤差検出回路, 6 ループフィルタ, 7 PLLクロック位相信号

発生器, 21 遅延素子, 22 乗算器, 23,


24 加算器, 25 乗算器, 26 ラッチ回路,

27 遅延素子, 28 ゼロクロス検出回路, 41遅延素子, 42 位相誤差算出回路, 43 ゼロ


クロス検出回路,61位相レジスタ上限値算出回路,62加算器,63比較器,64定数発

生回路,65加算器,66切替回路,67PLLクロック位相レジスタ


# [图1]



[图2]




[図3]




位相誤差検出回路 5

[图4]




# PLLクロック位相信号発生器 7

【図5】



【图6】



(a) 立ち上がりゼロクロス







图7]



【図8】



[<u>29</u>]



PLLクロック位相信号発生器 7

[図10]





图11]



[图12]

